

From the INTERNATIONAL BUREAU

PCT

NOTICE INFORMING THE APPLICANT OF THE COMMUNICATION OF THE INTERNATIONAL APPLICATION TO THE DESIGNATED OFFICES

(PCT Rule 47.1(c), first sentence)

To: IWAH

JAPON

IWAHASHI, Fumio Matsushita Electric Industrial Co., Ltd. 1006, Oaza Kadoma Kadoma-shi, Osaka 571-8501

Date of mailing (day/month/year) 19 July 2001 (19.07.01)

Applicant's or agent's file reference P24657-P0

高周波部品 21770

V

IMPORTANT NOTICE

International application No. PCT/JP01/00116

International filing date (day/month/year) 12 January 2001 (12.01.01) Priority date (day/month/year)
12 January 2000 (12.01.00)

Applicant

MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD et al

点問

 Notice is hereby given that the International Bureau has communicated, as provided in Article 20, the international application to the following designated Offices on the date indicated above as the date of mailing of this Notice:
 US

In accordance with Rule 47.1(c), third sentence, those Offices will accept the present Notice as conclusive evidence that the communication of the international application has duly taken place on the date of mailing indicated above and no copy of the international application is required to be furnished by the applicant to the designated Office(s).

2. The following designated Offices have waived the requirement for such a communication at this time:

CN,EP

The communication will be made to those Offices only upon their request. Furthermore, those Offices do not require the applicant to furnish a copy of the international application (Rule 49.1(a-bis)).

3. Enclosed with this Notice is a copy of the international application as published by the International Bureau on 19 July 2001 (19.07.01) under No. WO 01/52402 \lor

REMINDER REGARDING CHAPTER II (Article 31(2)(a) and Rule 54.2)

If the applicant wishes to postpone entry into the national phase until 30 months (or later in some Offices) from the priority date, a demand for international preliminary examination must be filed with the competent International Preliminary Examining Authority before the expiration of 19 months from the priority date.

It is the applicant's sole responsibility to monitor the 19-month time limit.

Note that only an applicant who is a national or resident of a PCT Contracting State which is bound by Chapter II has the right to file a demand for international preliminary examination.

REMINDER REGARDING ENTRY INTO THE NATIONAL PHASE (Article 22 or 39(1))

If the applicant wishes to proceed with the international application in the national phase, he must, within 20 months or 30 months, or later in some Offices, perform the acts referred to therein before each designated or elected Office.

For further important information on the time limits and acts to be performed for entering the national phase, see the Annex to Form PCT/IB/301 (Notification of Receipt of Record Copy) and Volume II of the PCT Applicant's Guide.

Th International Bureau f WIPO 34, ch min des C lombettes 1211 Geneva 20, Switzerland Authorized officer

J. Zahra

Telephone No. (41-22) 338.83.38

JUL 3 1. 2001
Patent Dep

Form PCT/IB/308 (July 1996)

Facsimile No. (41-22) 740.14.35





From the INTERNATIONAL BUREAU

PCT

NOTIFICATION CONCERNING SUBMISSION OR TRANSMITTAL OF PRIORITY DOCUMENT

(PCT Administrative Instructions, Section 411)

IWAHASHI, Fumio Matsushita Electric Industrial Co., Ltd. 1006, Oaza Kadoma Kadoma-shi, Osaka 571-8501 **JAPON**

Date of mailing (day/month/year) 17 March 2001 (17.03.01)	
Applicant's or agent's file reference 高周波部品 21770	IMPORTANT NOTIFICATION
International application No. PCT/JP01/00116	International filing date (day/month/year) v 12 January 2001 (12.01.01)
International publication date (day/month/year) Not yet published	Priority_date (day/month/year) 12 January 2000 (12.01.00)

- MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD et al
- The applicant is hereby notified of the date of receipt (except where the letters "NR" appear in the right-hand column) by the International Bureau of the priority document(s) relating to the earlier application(s) indicated below. Unless otherwise indicated by an asterisk appearing next to a date of receipt, or by the letters "NR", in the right-hand column, the priority document concerned was submitted or transmitted to the International Bureau in compliance with Rule 17.1(a) or (b).
- This updates and replaces any previously issued notification concerning submission or transmittal of priority documents.
- An asterisk(*) appearing next to a date of receipt, in the right-hand column, denotes a priority document submitted or transmitted to the International Bureau but not in compliance with Rule 17.1(a) or (b). In such a case, the attention of the applicant is directed to Rule 17.1(c) which provides that no designated Office may disregard the priority claim concerned before giving the applicant an opportunity, upon entry into the national phase, to furnish the priority document within a time limit which is reasonable under the circumstances.
- 4. The letters "NR" appearing in the right-hand column denote a priority document which was not received by the International Bureau or which the applicant did not request the receiving Office to prepare and transmit to the International Bureau, as provided by Rule 17.1(a) or (b), respectively. In such a case, the attention of the applicant is directed to Rule 17.1(c) which provides that no designated Office may disregard the priority claim concerned before giving the applicant an opportunity, upon entry into the national phase, to furnish the priority document within a time limit which is reasonable under the circumstances.

Priority date

Priority application No.

Country or regional Office or PCT receiving Office

Date of receipt of priority document

12 Janu 2000 (12.01.00)

2000/3284

JP

02 Marc 2001 (02.03.01)

The International Bur au f WIPO 34, chemin des Colombettes 1211 Geneva 20, Switzerland

Authorized officer

Taïeb Akremi

Telephone No. (41-22) 338.83.38

Facsimile No. (41-22) 740.14.35

ATTACHMENT F

003903634^{UU} atent Der



.

•

.

PCT

国際調査報告

(法8条、法施行規則第40、41条) (PCT18条、PCT規則43、44)

の書類記号 P24657-P0	「气後の子続き」		同監報音の送り通知 下記5を参照するこ	像式(PC1/15A/220) と。
国際出願番号 PCT/JP01/00116	国際出願日(日.月.年)	12.01.0	優先日 (日.月.年)	12.01.00
出願人 (氏名又は名称) 松下電器産	集株式会社			
		1.1		
国際調査機関が作成したこの国際調査この写しは国際事務局にも送付される		規則第41条、PCT	「18条)の規定にな	従い出願人に送付する。
この国際調査報告は、全部で 4	ページである	3.		
この調査報告に引用された先行打	支術文献の写し	も添付されている。		
1. 国際調査報告の基礎 a. 言語は、下記に示す場合を除り この国際調査機関に提出さ				を行った。
b. この国際出願は、ヌクレオチ □ この国際出願に含まれる書			次の配列表に基づ	き国際調査を行った。
この国際出願と共に提出さ	れたフレキシブ	゚ルディスクによる	配列表	
出願後に、この国際調査機	関に提出された	書面による配列表	•	·
□出願後に、この国際調査機	関に提出された	フレキシブルディ	スクによる配列表	
□ 出願後に提出した書面によ 書の提出があった。	る配列表が出願	時における国際出	願の開示の範囲を起	望える事項を含まない旨の陳述
■ 書面による配列表に記載し 書の提出があった。	た配列とフレキ	シブルディスクに	よる配列表に記録し	た配列が同一である旨の陳述
2. 請求の範囲の一部の調査を	ができない(第)	I 欄参照)。		
3. 発明の単一性が欠如してい	ハる(第Ⅱ欄参照	照)。		
4. 発明の名称は 🛛 出版	頑人が提出した す	しのを承認する。		
□ 次(こ示すように国際	祭調査機関が作成し	ンた。 ・	
_				
5. 要約は 🗓 出	類人が提出した 。	ものを承認する。		
国	奈調査機関が作 局		この国際調査報告	T規則38.2(b)) の規定により の発送の日から1カ月以内にこ
6. 要約書とともに公表される図は、第 <u>1</u> 図とする。 X 出版		おりである。		なし
	頼人は図を示され	なかった。		
本[図は発明の特徴で	を一層よく表してい	いる。	•

	·	
	•	

発明の属する分野の分類(国際特許分類(IPC)) Int. Cl⁷ H03B5/12, H03B5/02 調査を行った分野 調査を行った最小限資料(国際特許分類(IPC)) Int. Cl 7 H03B5/00-5/18 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2001年 1994-2001年 日本国登録実用新案公報 1996-2001年 日本国実用新案登録公報 国際調査で使用した電子データベース(データベースの名称:調査に使用した用語) WP I/L 関連すると認められる文献 引用文献の 関連する 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 カテゴリー* 請求の範囲の番号 JP, 50-125659, A (アルプス電気株式会社) 1-222. 10月. 1975 (02. 10. 75) 図1 (ファミリーなし) JP, 9-148888, A (アルプス電気株式会社) 1-22 6. 6月. 1997 (06. 06. 97) 図 1 & DE, 19647383, A & US, 5808531, A & KR, 97031278, A |X| C欄の続きにも文献が列挙されている。 ┃ ┃ パテントファミリーに関する別紙を参照。 * 引用文献のカテゴリー の日の後に公表された文献 「A」特に関連のある文献ではなく、一般的技術水準を示す 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 「E」国際出願日前の出願または特許であるが、国際出願日 の理解のために引用するもの 以後に公表されたもの 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに 文献 (理由を付す) 「O」口頭による開示、使用、展示等に言及する文献 よって進歩性がないと考えられるもの 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献 国際調査を完了した日 国際調査報告の発送日 17.04.08 06.04.01 特許庁審査官(権限のある職員) 国際調査機関の名称及びあて先 5 W 4241 日本国特許庁(ISA/JP) 小林 正明 郵便番号100-8915 電話番号 03-3581-1101 内線 3574 東京都千代田区霞が関三丁目4番3号

			•
	•		
	•		
,			
			`
	·		
			•

国際調査報告

C(続き).	関連すると認められる文献	
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP, 61-32603, A(富士通株式会社) 15.2月.1986(15.02.86) 第1図 (ファミリーなし)	1-22
y V	JP, 4-249409, A(松下電器産業株式会社) 4.9月.1992(04.09.92) 全文,全図	1-22
Y /	JP, 11-127028, A (アルプス電気株式会社) 11.5月.1999 (11.05./99) 金文,全図 & EP, 911960, A	3, 13-22
Y /	JP, 8-316731, A (ティーディーケイ株式会社) 29.11月.1996 (29.11.96) 図1 (ファミリーなし)	5
Y /	JP, 11-168324, A(株式会社村田製作所) 22.6月.1999(22.06.99) 図1 & DE, 19855886, A & US, 6072373, A	7
Y /	JP, 11-298242, A(松下電器産業株式会社) 29.10月.1999(29.10.99) 図1 (ファミリーなし)	8-22
Y /	JP, 11-312925, A(京セラ株式会社) 9.11月.1999(09.11.99) 第5頁第7欄第1~8行 (ファミリーなし)	9
Y /	JP, 3-18106, A (富士通株式会社, 富士通ヴイエルエスアイ株式会社) 25.1月.1991 (25.01.91) 第3図 & US, 5130939, A	12
Y	JP, 61-113410, U (アルプス電気株式会社) 17.7月.1986 (17.07.86) 第11頁第6~15行, 図1 (ファミリーなし)	13, 14, 16
Y	JP, 4-329705, A (株式会社村田製作所) 18.11月.1992 (18.11.92) 全文,全図 (ファミリーなし)	17, 18, 20

	•	
		•
	·	
		•
·		

C(続き)	関連すると認められる文献	
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP, 10-51236, A (住友金属工業株式会社) 20. 2月. 1998 (20. 02. 98) 図2 (ファミリーなし)	19
	.	
- -		
·		

	•		• • •

明 細 書

複数周波数帯用電圧制御発振器

5 技術分野

本発明は、移動体通信装置に使用される複数周波数帯用電圧制御発振器に関するものである。

背景技術

近年移動体通信は、急激な普及が進んでおり当初割当てられた周波数帯だけではサービスが提供できなくなり、1.5~2GH2帯に新たな周波数のサービスが導入された。その結果、移動体通信端末においては、その両方の周波数帯域に対応できるものが要求されてきた。一方高周波半導体技術の進歩も著しく、このような背景の中で、移動体通信用発信器においては少なくとも3つのバンドで発振可能であって、かつ半導体集積回路化に適した電圧制御発振器が要望されていた。

以下、従来の移動体通信装置に使用される複数周波数帯用電圧制御発振器について説明する。従来の複数周波数帯用電圧制御発振器は第7図に示すように、略900MHzのローバンドの周波数と略1800MHzのハイバンドの周波数とが切替え可能な共振回路1と、この共振回路1に接続された発振回路2と、この発振回路2の出力に接続されたバッファ回路3と、このバッファ回路3の出力が接続された出力端子4とで構成されていた。共振回路1はバリキャップダイオード5とコンデンサ6の並列接続体7と、インダクタ8とインダクタ9の直列接続体10とが並列接続された並列接続体で形成25 されていた。

WO 01/52402 PCT/JP01/00116

2

ここで、バリキャップダイオード5には制御端子12から供給される制御電圧により、その静電容量が変化し、発振周波数を連続的に可変させていた。また制御端子12には、PLL回路の出力がローパスフィルタを介して接続されていた。

また、周波数のバンド切替えはバンド切替え端子13からの入力に電源 Vcc又はグランド電位を与えることにより、インダクタ9と並列に接続された電子スイッチ14をオン・オフさせて、インダクタ9の両端を開放・短絡することにより行っていた。

すなわち、ハイバンドの周波数を発振させるときには、電子スイッチ14 10 をオンしてインダクタ9の両端を短絡させて並列接続体7とインダクタ8と の並列接続により略1800MHzの周波数が出力されるようになっていた。 また、ローバンドの周波数を発振させるときにはインダクタ9の両端を開放 させて並列接続体7と直列接続体10との並列接続により略900MHzの 周波数が出力されるようになっていた。また、この発振器はPLL回路にル ープ接続されて移動体通信装置に用いられていた。

しかしながらこのような従来の構成では、電子スイッチ14の切替えにおいてバンド切替え端子13に電源Vcc又はグランド電位を与えて切替えるわけであるが、特にグランド電位を与えたとき完全なゼロ電位を供給することが困難で、微少な正電位状態で動作することになる。結果として電子スイッチ14は完全にオフにならないため不安定な状態となり、そのため発振周波数や発振レベルの温度特性が不安定になるという問題があった。

本発明は、このような問題点を解決するもので、スイッチ手段が確実にオン・オフする複数周波数帯用電圧制御発振器を提供することを目的としたものである。

20

5

10

15

発明の開示

この目的を達成するために本発明の複数周波数帯用電圧制御発振器は、発振トランジスタからの発振周波数を出力するバッファトランジスタの出力に接続された負電源生成回路と、この負電源生成回路の出力と正電源とを選択的に切替える第2のスイッチ手段と、外部から出力周波数切替え信号が入力されるモード切替え回路とを設け、少なくとも前記発振トランジスタと前記バッファトランジスタと前記負電源生成回路と前記モード切替え回路とを1つのパッケージに集積するとともに、前記第2のスイッチ手段の出力で前記第1のスイッチ手段の開放・短絡を制御することにより、前記出力端子から低い周波数帯の発振出力と高い周波数帯の発振出力とが選択的に出力される構成としたものである。

これにより、スイッチ手段を確実にオン・オフすることができる。

また請求の範囲第2項に記載の発明は、発振器を不平衡型としたので、パッケージ内の半導体部品点数が少なく低消費電流化された高周波回路に適し、かつ小型化に適したものとなる。

さらに請求の範囲第3項に記載の発明は、発振器が平衡型なので、電源端子に流れる電流が常に一定となり、他の回路との発振信号の漏洩による干渉妨害を小さくすることができる。

また請求の範囲第4項に記載の発明は、第1のスイッチ手段をダイオード 20 で形成しているので、部品点数が少なくてすみ、小型化、低価格化が実現で きる。

さらに請求の範囲第5項に記載の発明は、第1のスイッチ手段をトランジスタで形成しているので、制御電流を少なくすることができる。

また請求の範囲第6項に記載の発明は、第2のスイッチ手段に供給される 25 正電源が集積されたパッケージの電源端子から供給されるものであるので、 WO 01/52402 PCT/JP01/00116

4

パッケージに専用の端子を設ける必要がない。

5

10

15

20

さらに請求の範囲第7項に記載の発明は、バッファトランジスタのコレクタと電源との間にはパターンで形成された第3のインダクタと第4のインダクタが直列接続されるとともに、前記第4のインダクタの両端を第2のスイッチ手段の出力で開放・短絡する第3のスイッチ手段を設け、前記第3のインダクタの長さは高い方の出力周波数帯の略4分の1波長に設定するとともに、前記第3のインダクタと前記第4のインダクタの合成パターンの長さは低い方の出力周波数帯の略4分の1波長に設定したものであり、第1の出力端子から出力される高い方の周波数も低い方の周波数もバッファトランジスタの負荷を夫々の出力周波数の4分の1波長にすることにより、発振出力エネルギーを効率良く出力できる。

また請求の範囲第8項に記載の発明は、第2の発振トランジスタのベースとコレクタとの間に接続されたインダクタとキャパシタの並列接続体と、前記第2の発振トランジスタの出力が接続された第2のバッファトランジスタと、この第2のバッファトランジスタの出力が接続された第2の出力端子と、前記キャパシタを形成する第2のバリキャップダイオードに制御電圧を印加する制御端子と、前記インダクタを形成する第5のインダクタとを備え、外部からの切替え信号によりモード切替え回路で、第1の出力端子からの出力と前記第2の出力端子からの出力とを選択的に出力するものであり、モード切替え回路により、前記第1の出力端子から2つの周波数帯の周波数が出力され、前記第2の出力端子から1つの周波数帯の周波数が出力され、外部からの切替え信号により合計3帯域の周波数が選択的に出力させることができる。

さらに請求の範囲第9項に記載の発明は、第1の出力端子から周波数切替 25 えにより出力される第1の周波数と第2の周波数との比を1.2以下にする



とともに、前記第1の周波数と第2の出力端子から出力される第3の周波数との比は1.5以上としたものであり、第1の出力端子から出力される第1の周波数と第2の周波数が略等しいので、第1の発振回路を形成するバリキャップダイオードの周波数感度が略等しくなる。

5 また請求の範囲第10項に記載の発明は、第1の出力端子から出力されているときには、第2の発振トランジスタによる発振をオフとし、第2の出力端子から出力されているときには、第1の発振トランジスタによる発振をオフとしたものであり、選択されている以外の発振トランジスタをオフにしているので、出力端子からは単一の周波数のみが出力され、異なる発振周波数10 同士が混ざり合うことはない。

さらに請求の範囲第11項に記載の発明は、第1の出力端子と第2の出力端子の出力の論理和出力を第3の出力端子に導出したものであり、パッケージの外部に論理和回路を設ける必要はなく、装置全体の小型化に寄与することができる。

15 また請求の範囲第12項に記載の発明は、論理和回路の出力にPLL回路を接続するとともに、このPLL回路も同一のパッケージ内に実装したものであり、PLL回路も同一パッケージに実装しているので、小型化と低価格化を図ることができる。

さらに請求の範囲第13項に記載の発明は、バリキャップダイオードと直 20 列或いは並列に第1のコンデンサを設け、この第1のコンデンサの両端に接続されたスイッチ手段の開放・短絡でローバンドとハイバンドの周波数感度を略等しくしたものであり、バリキャップダイオードと直列或いは並列に接続されたコンデンサの両端を開放・短絡することにより、ローバンドとハイバンドの周波数感度を等しく設定することができる。従って、この発振器をPLL回路と接続した場合、PLL回路のローパスフィルタをローバンド用

20

25



とハイバンド用の2種類用意することなく、安定した複数周波数帯用電圧制 御発振器が実現できる。

また、一つのパッケージに集積回路化されているので、他の回路、例えば LNAやMIXなどとともに集積回路化すれば小型化も図れる。

次に請求の範囲第14項に記載の発明は、バリキャップダイオードと第1のコンデンサの接続体に第2のコンデンサを直列に接続したものであり、第2のコンデンサでローバンド時の周波数感度を適正に設定できるとともにスイッチ手段を開放・短絡することにより前記第1のコンデンサでハイバンドの周波数感度を前記ローバンドの周波数感度と等しくすることができる。

10 次に請求の範囲第15項に記載の発明は、第1のインダクタを略同じイン ダクタ値に2分割すると共に、この2分割されたインダクタの間に第2のインダクタを接続したものであり、スイッチ手段が接続される第2のインダク タの両側に2分割された第1のインダクタが接続されるので、電源端子に対 するスイッチ手段の影響が少なく、共振回路の平衡度も良い。

15 次に請求の範囲第16項に記載の発明は、バリキャップダイオードと並列 にコンデンサを接続したものであり、バリキャップダイオードによる周波数 感度を適正化することができる。

次に請求の範囲第17項に記載の発明は、第1のインダクタと第2のインダクタをパターンで形成したものであり、インダクタはパターンで形成されているので、たとえ振動してもインダクタの値が変わることはなく、移動体通信用として優れた性能を発揮することになる。

次に請求の範囲第18項に記載の発明は、第1のインダクタをトリミング してハイバンドの出力周波数を調整した後、第2のインダクタをトリミング してローバンドの出力周波数を調整するものであり、トリミングによりハイ バンドとローバンドの周波数を独立に調整することができる。また、インダ



10

15

クタはパターンで形成されているので、調整した後の周波数は安定している。 次に請求の範囲第19項に記載の発明は、多層基板の内層にインダクタが 形成されるとともに、このインダクタの上層或いは下層はグランドパターン が除去されたものであり、インダクタの近傍にグランドがないので、Qの高 いインダクタを得ることができ、所望のC/N特性を容易に実現できる。

次に請求の範囲第20項に記載の発明は、多層基板の内層にインダクタが 形成されるとともに、このインダクタの一部をピアホールで表面に導出し、 前記インダクタの一部をトリミングすることにより周波数を調整するもので あり、電子部品の中では形状の大きい部品であるインダクタを基板内の内層 に設けるので小型化が実現できる。また、調整に関しては調整用のインダク タが表面に導出されているので、周波数調整が容易にできる。

次に請求の範囲第21項に記載の発明のスイッチ手段は、第1のコンデンサと第2のインダクタの両端に夫々スイッチングダイオードを接続し、これらのスイッチングダイオードの両端に同一パッケージ内で生成された電圧を加えることにより、開放・短絡を制御するものであり、簡単な回路で実現しているので、小型化と低価格化を図ることができる。

次に請求の範囲第22項に記載の発明は、第1のインダクタを1個のインダクタンス素子で形成したものであり、第1のインダクタは1個となり、小型化と低価格化を図ることができる。

20

図面の簡単な説明

第1図は本発明の実施例1による複数周波数帯用電圧制御発振器の回路図である。

第2図は同、実施例2による複数周波数帯用電圧制御発振器の回路図であ 25 る。



第3図は同、スイッチ手段のスイッチ開放時の共振回路の等価回路図である。

第4図は同、スイッチ手段のスイッチ短絡時の共振回路の等価回路図である。

5 第5図は同、周波数バンドの説明図、第6図は同、多層基板の分解斜視図 である。

第7図は従来の移動体通信用発信器の回路図である。

発明を実施するための最良の形態

10 以下、本発明の実施例について図面に基づいて説明する。

(実施例1)

15

20

第1図は、本発明の実施例1における複数周波数帯用電圧制御発振器の回路図であり、不平衡発振器を用いて説明したものである。第1図において、21は発振トランジスタであり、バッファトランジスタ22とカスコード接続されている。23はコンデンサであり、発振トランジスタ21のコレクタを高周波的に接地している。24は発振トランジスタ21のベースとエミッタ間に挿入されたコンデンサ、25はこのエミッタとグランドとの間(高周波的にはエミッタとコレクタ間)に接続されたコンデンサであり、26はエミッタとグランド間に接続された抵抗である。結合コンデンサ27と共振回路(後述)28が直列接続されて発振トランジスタ21のベースとグランド間(高周波的にはベースとコレクタ間)に接続されてコルピッツ型の発振回路を形成している。

共振回路28は、コンデンサ29とバリキャップダイオード30の直列接 続体にコンデンサ31が並列接続され、更にパターンで形成されたインダク 25 タ32と33の直列接続体が並列に接続されている。ここで、29と31は

バリキャップダイオード 30 の感度補正用であり、コンデンサ 29 は直流カット用のコンデンサでもある。バリキャップダイオード 30 はインダクタ 34 を介して制御端子 35 に接続されており、この制御端子 35 に加わる電圧を制御することにより、バリキャップダイオード 30 の静電容量が変化して、共振回路 28 の共振周波数が制御される。本実施例では制御端子 35 の電圧を略 0.5 $V \sim 2.5$ V 変化させることにより、 $80 \sim 100$ MH 2 の変化幅の範囲内で制御することができる。 36 は制御端子 35 とグランドとの間に接続されたバイパスコンデンサである。

インダクタ33の両端には、コンデンサ37とダイオード38の直列接続 体が接続されて第1のスイッチ手段38aを形成している。37は直流カッ 10 ト用のコンデンサである。ダイオード38のアノード側にはインダクタ39 を介して第2のスイッチ手段40から正電圧又は負電圧が供給される。スイ ッチ手段40から正電圧が供給されるとダイオード38はオンとなり、イン ダクタ33は高周波的に短絡される。すなわち、共振回路28のインダクタ ンスはインダクタ32だけとなり、高い周波数(例えば1850~1990 15 MHz)で発振する。また、スイッチ手段40から負電圧が供給されるとダ イオード38はオフとなり、インダクタ33の両端は高周波的に開放される。 すなわち、共振回路28のインダクタンスはインダクタ32とインダクタ 33の直列回路となり、低い周波数 (1710~1880MHz) で発振す る。なお、ここでスイッチ手段38aとして、ダイオード38を用いたがこ 20 れは従来例で示したようにトランジスタを用いることもできる。トランジス 夕を用いれば制御電流を少なくすることができる。

バッファトランジスタ22のコレクタは、パターンで形成されるとともに 直列に接続されたインダクタ41と42を介して正電源43 (例えば 25 3.0V) に接続されている。44は正電源43とグランドとの間に接続さ れたバイパスコンデンサである。インダクタ42の両端には、コンデンサ45とダイオード46とコンデンサ70とがこの記載順に直列接続されて第3のスイッチ手段が形成されている。ここで、インダクタ41は高い方の出力周波数の4分の1波長に設定し、インダクタ41とインダクタ42の合成パターンの長さは、低い方の出力周波数の4分の1波長に設定している。なお、コンデンサ45とコンデンサ70は直流カット用のコンデンサである。ダイオード46のアノード側は、パターンで形成されたインダクタ71を介して前記スイッチ手段40に接続されて正電圧又は負電圧が供給される。またダイオード46のカソード側はパターンで形成されたインダクタ72を介してグランドに接続されている。このインダクタ71と72は交流カット用である。このようにダイオード46にはグランド電位ではなしに負電圧が与えられるので、確実にオン・オフすることができる。

5

10

15

20

すなわち、スイッチ手段40から正電圧が供給されるとダイオード46はオンとなり、インダクタ42の両端は短絡される。従って、このときはバッファトランジスタ22の負荷はインダクタ41のみとなり、高い方の出力周波数の発振エネルギーを効率良く出力できる。また、スイッチ手段40から負電源が供給されるとダイオード46はオフとなり、インダクタ42の両端は開放される。従って、このときはバッファトランジスタ22の負荷はインダクタ41とインダクタ42の直列接続となり、低い方の出力周波数の発振エネルギーを効率良く出力できる。なおここで、高い方の周波数と低い方の周波数の比が1.3程度以下ならば、バッファトランジスタ22のコレクタのインピーダンスを一定にしても略同様の性能を得ることができる。

バッファトランジスタ22のコレクタは出力回路47を経てパッケージ 48の端子49に接続されている。端子49はコンデンサ50を介して複数 25 周波数帯用電圧制御発振器51の第1の出力端子52に接続されている。こ

10

15

20

の第1の出力端子52からはDCS(1800MHz帯を使った欧州携帯電話方式)/PCS(米国方式の1900MHz帯携帯電話方式)用の周波数が出力される。すなわち、スイッチ手段40から正電源が出力されたときは、高い方の周波数であるPCSの1850~1900MHzの発振周波数が出力される。また、スイッチ手段40から負電源が出力されたときは、低い方の周波数であるDCSの1710~1880MHzの発振周波数が出力される。なお、48は半導体集積回路が実装されているパッケージであり、51は実施例1における複数周波数帯用電圧制御発振器である。

53は正電源43と接続された端子であり、この端子53からはパッケージ48内の各回路に電源が供給されるとともにスイッチ手段40の一方の端子にも供給されている。また、端子53からはスイッチ54を介して抵抗55と56と57とがこの順に直列接続されてグランドに接続されている。抵抗55と56の接続点はバッファトランジスタ22のベースに接続されてバイアス電圧を与えている。また、抵抗56と57の接続点は発振トランジスタ21のベースに接続されてバイアス電圧を与えている。58は、バッファトランジスタ22のベースとグランド間に接続されたコンデンサであり、バッファトランジスタ22をベース接地型で動作させている。なお、トランジスタ21、22は共にNPN型のトランジスタである。

なお、本実施例1ではもう一つの周波数を発振させる発振回路を有している。この発振回路はGSM(欧州携帯電話方式)の $880\sim960MHz$ を発振させるものであり、その出力は第2の出力端子52aから出力される。なお、各素子の接続や働きはDCS/PCSのものと同じものには添え字aを付して説明を簡略化する。

ここで、発振周波数はインダクタ32aとコンデンサ31aとバリキャッ 25 プダイオード30aの並列回路で決定される。このときも制御端子35に加

10

える電圧により、バリキャップダイオード30aの静電容量が変化して共振 周波数が制御される。また、インダクタ41aはパターンで形成されると共 にGSMの出力周波数880~960MHzの略4分の1波長にして発振エ ネルギーを効率よく第2の出力端子52aに出力している。

このDCS/PCSの出力とGSMの出力は論理和が取られて、パッケージ48の端子59に接続される。この端子59の信号はコンデンサ60を介して端子61に接続される。この端子61の信号はPLL回路の比較入力端子に接続される。なお、このPLL回路はパッケージ48内に形成しても良い。このことにより、複数周波数帯用電圧制御発振器の小型化が実現できる。

出力回路47でDCS/PCSの出力とGSMの出力は論理和が取られて、 負電源生成回路67に入力されて負電源が生成される。この負電源はスイッ チ手段40の他方の端子に入力される。そして、共通端子はパッケージ48 の端子68を経てダイオード38と46に供給される。

62と63は外部から発振周波数切替え信号が入力される端子であり、 夫々パッケージ48の端子64と65に接続される。この信号はモード切替 え回路66に入力され、スイッチ手段40とスイッチ54とスイッチ54a を制御する。すなわち、切替え信号がDCSを指定したときには、スイッチ 54をオンにするとともにスイッチ54aをオフにして、DCS/PCS側 のみを動作状態にし、更にスイッチ手段40を負電源側に選択してDCS側 20 とし、ダイオード38とダイオード46をオフにしてインダクタ33とイン ダクタ42の両端を開放する。また、切替え信号がPCSを指定したときに は、スイッチ54をオンにするとともにスイッチ54aをオフにして、DCS /PCS側のみを動作状態にし、スイッチ手段40を正電圧側に選択して PCS側とし、ダイオード38とダイオード46をオンにしてインダクタ 33とインダクタ42の両端を短絡する。また、切替え信号がGSMを指定

15

(実施例2)

したときには、スイッチ54をオフにするとともにスイッチ54aをオンにして、GSM側のみを動作状態にする。

このように、パッケージ48内で発振される発振周波数を用いて負電源を生成しているので、外部から負電圧を与える必要はない。また、この負電圧はスイッチ手段40で正電源と切替えることにより、パッケージ48の端子68は1つにもかかわらず、正負2種類の電源を出力することができる。また、正電源も端子53から得ているので専用の端子は必要ない。

なお、本実施例においては、第1の出力端子52から周波数切替えにより出力される第1の周波数DCSと第2の周波数PCSとの比は略1.1としている。また、第1の周波数と第2の出力端子52aから出力される第3の周波数GSMとの比は略2.0としている。このように、第1の出力端子52から出力される第1の周波数と第2の周波数が略等しいので、第1の発振回路を形成するバリキャップダイオード30の周波数感度が略等しくなる。従って、実施例2で説明するように、周波数帯の違いによる周波数感度の切替えをする必要はない。なお第1図において、50a、58a、23a、24a、25a、27a、29a、36aはコンデンサ、72、55a、56a、57a、34aはインダクタ、53は端子、21a、22aはトランジスタである。

次に、本発明の実施例2について図面を基に平衡型発振器の例を用いて説明する。第2図は、本発明の複数周波数帯用電圧制御発振器の回路図であり、トランジスタで形成された平衡型増幅回路121の一方の端子Aと他方の端子Bとの間にインダクタとキャパシタで形成された共振回路122が接続され、この共振回路122を形成するインダクタ123の両端にスイッチ手段124が接続されている。また、前記一方の端子Aからは、トランジスタで形成されたバッファ回路125を介して出力端子126に接続され、他方の

端子Bからは、トランジスタで形成されたバッファ回路127を介して出力端子128に接続されている。ここで、バッファ回路125とバッファ回路127とは同一の回路である。なお、これらのトランジスタはFETを用いても良い。

5 平衡増幅回路121は、インダクタ123の中間点123aに設けられた電源Vccからインダクタ123の一方の半分とインダクタ142を介してトランジスタ135のコレクタに接続されている。また、インダクタ123の他方の半分とインダクタ143を介してトランジスタ134のコレクタに接続されている。また、このトランジスタ134と135のエミッタは接続10 されて、定電流源136を介してグランドに接続されている。トランジスタ134のベースはコンデンサ137を介してトランジスタ135のコレクタに接続されるとともに端子Aに接続されている。同様にトランジスタ135のベースはコンデンサ139を介してトランジスタ134のコレクタに接続されるとともに端子Bに接続されている。140はバイパスコンデンサであり電源Vccとグランドとの間に接続されている。

共振回路122は、端子Aと端子Bとの間にインダクタンスとキャパシタンスを並列接続して形成されている。そしてそのインダクタンスは、パターンで形成されたインダクタ142と、パターンで形成されたインダクタ123と、パターンで形成されたインダクタ143とがこの順序に接続されている。また、インダクタ142と143は同じインダクタンス値のものでありハイバンド例えば1800MHz帯の周波数を発振させるときに用いるものである。また、このインダクタ142、143と、インダクタ123とが直列に接続されてローバンド、例えば略900MHz帯の周波数の発振に用いられる。

25 なお、実装面積を小さくする為にインダクタ142と143は一つのイン

25

ダクタとして、どちらか一箇所にまとめることもできる。

また、共振回路122のキャパシタンスは、ローバンドの周波数感度を調整するコンデンサ147と、バリキャップダイオード148と、ハイバンドの周波数感度を調整するコンデンサ149と、直流カット用のコンデンサ144とがこの順に接続されている。また、バリキャップダイオード148の両端には、このバリキャップダイオード148の周波数感度を補正するコンデンサ150が接続されて、そのカソード側にはインダクタ151(抵抗でも可)を介して制御端子152に接続されている。なお、コンデンサ147は直流カットの働きもしている。

- 15 124はスイッチ手段であり、インダクタ123の両端にコンデンサ 154とダイオード155とコンデンサ138がこの順に直列に接続されて いる。この接続点であるコンデンサ154とダイオード155のカソード側 から抵抗156を介してスイッチ回路161の共通端子に接続されるととも にコンデンサ158を介してグランドに接続されている。また、コンデンサ 20 138とダイオード155のアノード側からは、抵抗159を介してグランドに接続されている。

コンデンサ149の両端には、コンデンサ162とダイオード163とコンデンサ119がこの順に直列接続されている。この接続点であるとともにダイオード163のアノード側から抵抗164を介して前記スイッチ回路161の共通端子に接続されている。また、コンデンサ119とダイオード

10

25

163のカソード側には抵抗141を介してグランドに接続されている。ここで、コンデンサ158はバイパスコンデンサであり、コンデンサ154と 138と162と119は直流カット用のコンデンサである。

なお、ダイオード163に並列接続されたコンデンサ149は、本実施例ではバリキャップダイオード148と直列に接続しているが、これは、バリキャップダイオード148と並列に接続してもローバンドとハイバンドの周波数感度を略等しくすることができる。

発振出力は、バッファ回路125、127を通った後、平衡・不平衡変換回路157を介して負電源生成回路160に接続されている。この負電源生成回路160の負電源出力スイッチ回路161の一方の端子に接続されるとともに他方の端子は正電源Vccに接続されている。ここで、トランジスタ134、135、定電流源136、バッファ回路125、127、負電源生成回路160、スイッチ回路161は同一のパッケージ内に集積化されている。

従って、発振器の出力エネルギーの一部を用いて生成された負電源と外部から供給される正電源を用いて、半導体で形成されたスイッチ回路161をオン・オフするので、ダイオード155、163で形成されるスイッチ回路の確実なオン・オフができる。したがって、ダイオード155、163のオン・オフ不完全による発振周波数や発振レベルの温度特性が安定する。また、20 負電源はパッケージ内で生成されるので、負電源を外部から供給する必要はない。更に、負電源は同一パッケージ内で発振される発振器の発振周波数を用いるので、負電源用の発振器を別に設ける必要はない。

以上のように構成された複数周波数帯用電圧制御発振器において、スイッチ回路161を他方の端子である正電源側にすると、ダイオード155が開放(以下、オフという。)になるとともにダイオード163が短絡(以下、

オンという。) になる。すなわち、このときの等価回路は第3図に示すようになる。

第3図において、インダクタ142とインダクタ123とインダクタ143が直列接続された直列接続体165とし、コンデンサ150とバリキ5 ヤップダイオード148が並列接続された並列接続体166と、この並列接続体166とコンデンサ147とが直列に接続された直列接続体167とすると、端子AB間のインピーダンスは直列接続体165と直列接続体167の並列接続となる。従って、このときの共振周波数は、インダクタンスである直列接続体165とキャパシタンスである直列接続体167の並列共振周波数になる。ここで、制御端子152に加える制御電圧を可変することにより、ローバンドの周波数を可変することができる。このローバンドは、本実施例では第5図の180に示すように、周波数は略900MH2で制御電圧による周波数可変幅181は80MHzである。第5図において、横軸は周波数であり縦軸は出力レベルである。

15 また、第2図において、スイッチ回路161を一方の端子である負電源側にすると、ダイオード155がオンになるとともにダイオード163がオフになる。すなわち、このときの等価回路は第4図に示すようになる。

第4図において、インダクタ142とインダクタ143が直列接続された直列接続体169とし、コンデンサ150とバリキャップダイオード148が並列接続体166と、この並列接続体166とコンデンサ147とコンデンサ149が直列に接続された直列接続体170とすると、端子AB間のインピーダンスは直列接続体169と直列接続体170の並列接続となる。従って、このときの共振周波数は、インダクタンスである直列接続体169とキャパシタンスである直列接続体170の並列共振周波数になる。ここで、制御端子152に加える制御電圧を可変することにより、ハ

20

25

25

イバンドの周波数を可変することができる。このハイバンドは、本実施例では第5図の182に示すように、周波数は略1800MHzで制御電圧による周波数可変幅183は170MHzである。第5図において、横軸は周波数であり縦軸は出力レベルである。

- 5 なお、ここでローバンドはGSMの900MHzとしたがAMPS(米国方式の800MHz帯携帯電話方式)では800MHz帯(824MHz~894MHz)となる。また、ハイバンドではDCSの1800MHzとしたがPCSでは1900MHz帯(1850MHz~1990MHz)となる。
- 10 第6図は本発明の複数周波数帯用電圧制御発振器に用いた多層基板171 の分解斜視図である。第6図において、172は多層基板171の1層目の表面であり電子部品が装着されている。173は2層目でありグランドパターン174が一面に設けられている。175は3層目でありパターンで形成されたインダクタ176が形成されている。177は4層目でありグランドパターン178が一面に設けられている。

176aはインダクタ176からビアホール(多層基板の内層におけるスルーホール)179で1層目に導出されたインダクタの一部である。このインダクタの一部176aは、確実に調整範囲をカバーできるようにインダクタ176の10分の1程度のインダクタとしている。このようにインダクタ176の一部を多層基板171の表面に導出することにより、インダクタンスの調整が容易となる。

ここで、インダクタ176の上層である2層目173のグランドパターン174は、インダクタ176のQを大きくするために、その対応する部分にグランドパターンの不形成部174aを設けている。また、インダクタ176の下層である4層目177のグランドパターン178にも同様の理由でイン

25

ダクタ176のQを大きくするために、その対応する部分にグランドパターンの不形成部178aを設けている。

このように、インダクタンスの大部分を多層基板171の内層に形成することにより、小型化を図ることができる。また、インダクタ176はパターンで形成されているので、例え振動してもインダクタンス値が変わることはなく移動体通信用の複数周波数帯用電圧制御発振器としては優れた性能を発揮することになる。

なお、このインダクタ176とその一部176aは、第2図のインダクタ 123、142、143が適用できる。

10 以上説明したように、本実施例における複数周波数帯用電圧制御発振器は、発振出力を用いて負電源を生成し、この負電源をスイッチ回路161で切替えてダイオード155と163に与えるので、ダイオード155と163のオン・オフを確実に行うことができる。また、ローバンドの出力周波数の感度を調整するコンデンサ147と、ハイバンドの出力周波数の感度を調整するコンデンサ149とを夫々独立に有しているので、これらのコンデンサ147、149により、ハイバンドとローバンドにおける発振周波数の感度を夫々独立に設定できるとともに、ローバンドとハイバンドの周波数感度を等しくすることができる。

また、平衡型発振器としているので、電源Vccに流れる電流が常に一定 20 となり、他の回路との干渉妨害を小さくすることができ、これにより高周波 化と多機能化によって、より複雑化が避けられない移動体通信装置の高周波 発振器を従来並みの占有面積で実現できる効果がある。

また、インダクタ142とインダクタ143とは略同じインダクタンス値にすると共に、この間にインダクタ123が接続されている。従って、スイッチ手段124が接続されるインダクタ123の中間点123aに電源

20

25

V c c を設け、その両側にインダクタ142とインダクタ143が接続されるので、スイッチ手段124の影響が少なくなるとともに、共振回路の平衡度も良い。

また、最初にインダクタ123をダイオード155で短絡してインダクタ142か或いはインダクタ143をトリミングすることによりハイバンドの周波数を独立に調整することができる。次にダイオード155を開放してインダクタ123をトリミングすることによりローバンドの周波数を独立に調整することができる。

また、バリキャップダイオード148と並列にコンデンサ150が接続さ 10 れているので、バリキャップダイオード148の周波数感度を容易に補正す ることができる。

また、一つのパッケージに集積回路化されているので、他の回路、例えば LNAやMIXなどとともに集積回路化すれば小型化も図れる。

15 産業上の利用可能性

以上のように本発明によれば、バッファトランジスタの出力に接続された 負電源生成回路と、この負電源生成回路の出力と正電源とを選択的に切替え る第2のスイッチ手段と、外部から出力周波数切替え信号が入力されるモー ド切替え回路とを設け、少なくとも前記発振トランジスタと前記バッファト ランジスタと前記負電源生成回路と前記モード切替え回路とを1つのパッケ ージに集積するとともに、前記第2のスイッチ手段の出力で前記第1のスイ ッチ手段の開放・短絡を制御することにより、前記出力端子から低い周波数 帯の発振出力と高い周波数帯の発振出力とが選択的に出力される複数周波数 帯用電圧制御発振器であり、発振器の出力で生成された負電源と、外部から 供給される正電源を用いて、半導体で形成されたスイッチ手段をオン・オフ するので、スイッチ手段の確実なオン・オフができる。したがって、スイッチ手段のオン・オフ不完全による発振周波数や発振レベルの温度特性が安定する。

また、負電源はパッケージ内で生成されるので、負電源を外部から供給す 5 る必要はない。

更に、負電源は同一パッケージ内で発振される発振器の発振周波数を用いるので、負電源用の発振器を別に設ける必要はない。

更にまた、モード切替え回路で正電源と負電源とをパッケージ内で切替えているので、この信号の出力ピンは1つで良く、パッケージのピン数を削減10 することができる。

請 求 の 範 囲

- 1. 発振トランジスタのベースとコレクタとの間にインダクタとキャパシタ が並列接続された共振回路と、前記発振トランジスタの出力が接続され 5 たバッファトランジスタと、このバッファトランジスタの出力が接続さ れた第1の出力端子と、前記キャパシタを形成するバリキャップダイオ ードに制御電圧を印加する制御端子と、前記インダクタを形成する第1 のインダクタと第2のインダクタの直列接続体のうち前記第2のインダ クタの両端を開放・短絡するとともに半導体で形成された第1のスイッ 10 チ手段とを備え、前記バッファトランジスタの出力に接続された負電源 生成回路と、この負電源生成回路の出力と正電源とを選択的に切替える 第2のスイッチ手段と、外部から出力周波数切替え信号が入力されるモ ード切替え回路とを設け、少なくとも前記発振トランジスタと前記バッ ファトランジスタと前記負電源生成回路と前記モード切替え回路とを1 15 つのパッケージに集積するとともに、前記第2のスイッチ手段の出力で 前記第1のスイッチ手段の開放・短絡を制御することにより、前記出力 端子から低い周波数帯の発振出力と高い周波数帯の発振出力とが選択的 に出力される構成としたことを特徴とする複数周波数帯用電圧制御発振 器。
- 20 2. 発振トランジスタと共振回路とで形成される発振器は不平衡型発振器と したことを特徴とする請求の範囲第1項に記載の複数周波数帯用電圧制 御発振器。
 - 3. 発振トランジスタと共振回路とで形成される発振器は平衡型発振器としたことを特徴とする請求の範囲第1項に記載の複数周波数帯用電圧制御発振器。

- 4. 第1のスイッチ手段はダイオードで形成されたことを特徴とする請求の 範囲第1項に記載の複数周波数帯用電圧制御発振器。
- 5. 第1のスイッチ手段はトランジスタで形成されたことを特徴とする請求 の範囲第1項に記載の複数周波数帯用電圧制御発振器。
- 5 6. 第2のスイッチ手段に供給される正電源は集積されたパッケージの電源 端子から供給されることを特徴とする請求の範囲第1項に記載の複数周 波数帯用電圧制御発振器。
- 7.発振トランジスタのベースとコレクタとの間にインダクタとキャパシタ が並列接続された共振回路と、前記発振トランジスタの出力が接続され たバッファトランジスタと、このバッファトランジスタの出力が接続さ 10 れた第1の出力端子と、前記キャパシタを形成するバリキャップダイオ ードに制御電圧を印加する制御端子と、前記インダクタを形成する第1 のインダクタと第2のインダクタの直列接続体のうち前記第2のインダ クタの両端を開放・短絡するとともに半導体で形成された第1のスイッ 15 チ手段とを備え、前記バッファトランジスタの出力に接続された負電源 生成回路と、この負電源生成回路の出力と正電源とを選択的に切替える 第2のスイッチ手段と、外部から出力周波数切替え信号が入力されるモ ード切替え回路とを設け、少なくとも前記発振トランジスタと前記バッ ファトランジスタと前記負電源生成回路と前記モード切替え回路とを1 20 つのパッケージに集積するとともに、前記第2のスイッチ手段の出力で 前記第1のスイッチ手段の開放・短絡を制御することにより、前記出力 端子から低い周波数帯の発振出力と高い周波数帯の発振出力とが選択的 に出力される構成とし、前記バッファトランジスタのコレクタと電源と の間にはパターンで形成された第3のインダクタと第4のインダクタが 直列接続されるとともに、前記第4のインダクタの両端を第2のスイッ 25

10

15

20

25

チ手段の出力で開放・短絡する第3のスイッチ手段を設け、前記第3の インダクタの長さは高い方の出力周波数帯の略4分の1波長に設定する とともに、前記第3のインダクタと前記第4のインダクタの合成パター ンの長さは低い方の出力周波数帯の略4分の1波長に設定したことを特 徴とする複数周波数帯用電圧制御発振器。

8. 第1の発振トランジスタのベースとコレクタとの間にインダクタとキャ パシタが並列接続された共振回路と、前記第1の発振トランジスタの出 力が接続された第1のバッファトランジスタと、この第1のバッファト ランジスタの出力が接続された第1の出力端子と、前記キャパシタを形 成するバリキャップダイオードに制御電圧を印加する制御端子と、前記 インダクタを形成する第1のインダクタと第2のインダクタの直列接続 体のうち前記第2のインダクタの両端を開放・短絡するとともに半導体 で形成された第1のスイッチ手段とを備え、前記第1のバッファトラン ジスタの出力に接続された負電源生成回路と、この負電源生成回路の出 力と正電源とを選択的に切替える第2のスイッチ手段と、外部から出力 周波数切替え信号が入力されるモード切替え回路とを設け、少なくとも 前記第1の発振トランジスタと前記第1のバッファトランジスタと前記 負電源生成回路と前記モード切替え回路とを1つのパッケージに集積す るとともに、前記第2のスイッチ手段の出力で前記第1のスイッチ手段 の開放・短絡を制御することにより、前記第1の出力端子から低い周波 数帯の発振出力と高い周波数帯の発振出力とが選択的に出力される構成 とし、さらに第2の発振トランジスタのベースとコレクタとの間に接続 されたインダクタとキャパシタの並列接続体と、前記第2の発振トラン ジスタの出力が接続された第2のバッファトランジスタと、この第2の バッファトランジスタの出力が接続された第2の出力端子と、前記キャ

5

パシタを形成する第2のバリキャップダイオードに制御電圧を印加する制御端子と、前記インダクタを形成する第5のインダクタとを設け、外部からの切替え信号によりモード切替え回路で、第1の出力端子からの出力と前記第2の出力端子からの出力とを選択的に出力する構成としたことを特徴とする複数周波数帯用電圧制御発振器。

- 9. 第1の出力端子から周波数切替えにより出力される第1の周波数と第2 の周波数との比は1. 2以下にするとともに、前記第1の周波数と第2 の出力端子から出力される第3の周波数との比は1. 5以上としたこと を特徴とする請求の範囲第8項に記載の複数周波数帯用電圧制御発振器。
- 10 10. 第1の出力端子から出力されているときには、第2の発振トランジスタによる発振をオフとし、第2の出力端子から出力されているときには第 1の発振トランジスタによる発振をオフとしたことを特徴とする請求の 範囲第8項に記載の複数周波数帯用電圧制御発振器。
- 11. 第1の出力端子と第2の出力端子の出力の論理和出力を第3の出力端子 15 に導出したことを特徴とする請求の範囲第8項に記載の複数周波数帯用 電圧制御発振器。
 - 12. 論理和回路の出力にPLL回路を接続するとともに、このPLL回路も同一のパッケージ内に実装したことを特徴とする請求の範囲第10項に記載の複数周波数帯用電圧制御発振器。
- 20 13. 発振トランジスタのベースとコレクタとの間にインダクタとキャパシタが並列接続された共振回路と、前記発振トランジスタの出力が接続されたバッファトランジスタと、このバッファトランジスタの出力が接続された第1の出力端子と、前記キャパシタを形成するバリキャップダイオードに制御電圧を印加する制御端子と、前記インダクタを形成する第1のインダクタと第2のインダクタの直列接続体のうち前記第2のインダ

5

10

15

クタの両端を開放・短絡するとともに半導体で形成された第1のスイッチ手段とを備え、前記バッファトランジスタの出力に接続された負電源生成回路と、この負電源生成回路の出力と正電源とを選択的に切替える第2のスイッチ手段と、外部から出力周波数切替え信号が入力されるモード切替え回路とを設け、少なくとも前記発振トランジスタと前記パッファトランジスタと前記負電源生成回路と前記モード切替え回路とを1つのパッケージに集積するとともに、前記第2のスイッチ手段の出力で前記第1のスイッチ手段の開放・短絡を制御することにより、前記出力が端子から低い周波数帯の発振出力と高い周波数帯の発振出力とが選択的に出力される構成とし、前記発振トランジスタと共振回路とで形成される発振器は平衡型発振器とし、バリキャップダイオードと直列或いは並列に第1のコンデンサを設け、この第1のコンデンサの両端に接続されたスイッチ手段の開放・短絡でローバンドとハイバンドの周波数感度を略等しくしたことを特徴とする請求の範囲第8項に記載の複数周波数帯用電圧制御発振器。

- 14. バリキャップダイオードと第1のコンデンサの接続体に第2のコンデンサが直列に接続されたことを特徴とする請求の範囲第13項に記載の複数周波数帯用電圧制御発振器。
- 15. 第1のインダクタを略同じインダクタ値に2分割すると共に、この2分
 割されたインダクタの間に第2のインダクタが接続されたことを特徴とする請求の範囲第13項に記載の複数周波数帯用電圧制御発振器。
 - 16. バリキャップダイオードと並列にコンデンサが接続されたことを特徴と する請求の範囲第13項に記載の複数周波数帯用電圧制御発振器。

- 18. 第1のインダクタをトリミングしてハイバンドの出力周波数を調整した後、第2のインダクタをトリミングしてローバンドの出力周波数を調整することを特徴とする請求の範囲第17項に記載の複数周波数帯用電圧制御発振器。
- 5 19. 多層基板の内層にインダクタが形成されるとともに、このインダクタの 上層或いは下層はグランドパターンが除去されたことを特徴とする請求 の範囲第18項に記載の複数周波数帯用電圧制御発振器。
 - 20. 多層基板の内層にインダクタが形成されるとともに、このインダクタの 一部をビアホールで表面に導出し、前記インダクタの一部をトリミング することにより周波数を調整することを特徴とする請求の範囲第18項 に記載の複数周波数帯用電圧制御発振器。


10

15

- 21. スイッチ手段は、第1のコンデンサと第2のインダクタの両端に夫々スイッチングダイオードを接続し、これらのスイッチングダイオードの両端に同一パッケージ内で生成された電圧を加えることにより、開放・短絡を制御することを特徴とする請求の範囲第13項に記載の複数周波数帯用電圧制御発振器。
- 22. 第1のインダクタは1個のインダクタンス素子で形成されたことを特徴とする請求の範囲第13項に記載の複数周波数帯用電圧制御発振器。


·					
	·				

Fig. 1



PCT/JP01/00116

Fig. 2



		•

Fig.3




Fig.4






Fig.5



PCT/JP01/00116


Fig.6



			•
			•
			-

WO 01/52402 PCT/JP01/00116

Fig. 7



		4
		•
		-

図面の参照符号の一覧表

- 1 ……共振回路
- 2 ……発振回路
- 3……バッファ回路
- 5 4……出力端子
 - 5……バリキャップダイオード
 - 6 ……コンデンサ
 - 7 ……並列接続体
 - 8 ……インダクタ
- 10 9 ……インダクタ
 - 10……直列接続体
 - 12……制御端子
 - 13……バンド切替え端子
 - 14……電子スイッチ
- 15 21……発振トランジスタ
 - 21a……トランジスタ
 - 22……バッファトランジスタ
 - 22a ······トランジスタ
 - 23……コンデンサ
- 20 23a……コンデンサ
 - 24……コンデンサ
 - 24a……コンデンサ
 - 25……コンデンサ
 - 25a……コンデンサ
- 25 26……抵抗

			•
·			
	·		
			-
		·	

WO 01/52402 PCT/JP01/00116

```
26 a ……抵抗
```

- 27……結合コンデンサ
- 27a……コンデンサ
- 28 ……共振回路
- 5 29……コンデンサ
 - 29 a ……コンデンサ
 - 30……バリキャップダイオード
 - 30a……バリキャップダイオード
 - 31……コンデンサ
- 10 31a……コンデンサ
 - 32……インダクタ
 - 32a……インダクタ
 - 33……インダクタ
 - 34……インダクタ
- 15 34a……インダクタ
 - 35……制御端子
 - 36……バイパスコンデンサ
 - 36a……コンデンサ
 - 37……コンデンサ
- 20 38……ダイオード
 - 38a……スイッチ手段
 - 39……インダクタ
 - 40……スイッチ手段
 - 41……インダクタ
- 25 41a……インダクタ

			•
			•
•			
			•

- 42……インダクタ
- 4 3 ……正電源
- 44……バイパスコンデンサ
- 45……コンデンサ
- 5 46……ダイオード
 - 47……出力回路
 - 48……パッケージ
 - 4 9 ……端子
 - 50……コンデンサ
- 10 50a……コンデンサ
 - 5 1 ……複数周波数帯用電圧制御発振器
 - 5 2 ……出力端子
 - 5 2 a ……出力端子
 - 5 3 ……端子
- 15 54……スイッチ
 - 54a……スイッチ
 - 55抵抗
 - 55a……インダクタ
 - 5 6 ……抵抗
- 20 56a……インダクタ
 - 5 7 ……抵抗
 - 57a……インダクタ
 - 58……コンデンサ
 - 58a……コンデンサ
- 25 59……端子

			,
	,		
		·	
			٠

- 60……コンデンサ
- 6 1 ……端子
- 6 2 ……端子
- 6 3 ……端子
- 5 64……端子
 - 6 5 ……端子
 - 66……モード切替え回路
 - 6 7 …… 負電源生成回路
 - 6 8 ……端子
- 10 70……コンデンサ
 - 71……インダクタ
 - 72……インダクタ
 - 119……コンデンサ
 - 121 ……平衡型增幅回路
- 15 122 ……共振回路
 - 123……インダクタ
 - 1 2 3 a ……中間点
 - 124 ……スイッチ手段
 - 125 ……バッファ回路
- 20 1 2 6 ……出力端子
 - 127 ……バッファ回路
 - 128……出力端子
 - 134……トランジスタ
 - 135 ……トランジスタ
- 25 136 ……定電流源

				,
				•
			·	
				`
		·		-

- 137……コンデンサ
- 138……コンデンサ
- 139……コンデンサ
- 140……コンデンサ
- 5 141……抵抗
 - 142……インダクタ
 - 143……インダクタ
 - 144……コンデンサ
 - 147……コンデンサ
- 10 148……バリキャップダイオード
 - 149……コンデンサ
 - 150……コンデンサ
 - 151 ……インダクタ
 - 152……制御端子
- 15 153……抵抗
 - 154……コンデンサ
 - 155 …… ダイオード
 - 156抵抗
 - 157……平衡・不平衡変換回路
- 20 158……コンデンサ
 - 159……抵抗
 - 160 ……負電源生成回路
 - 161スイッチ回路
 - 162……コンデンサ
- 25 163……ダイオード

		,
	·	

- 164 ……抵抗
- 165……直列接続体
- 166……並列接続体
- 167……直列接続体
- 5 169……直列接続体
 - 170……直列接続体
 - 171 ……多層基板
 - 172……1層目の表面
 - 173 ……2層目
- 10 174……グランドパターン
 - 174a……不形成部
 - 175 3層目
 - 176 ……インダクタ
 - 176a……インダクタの一部
- 15 177……4層目
 - 178……グランドパターン
 - 178a……不形成部
 - 179……ピアホール
 - 180······略900MHz
- 20 181……周波数可変幅
 - 182 ······略1800MHz
 - 183……周波数可変幅
 - A……端子
 - B ……端子
- 25 Vcc……電源

			f
			,
·			
·	•		,
	·		

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP01/00116

A. CLASS Int.	A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ H03B5/12, H03B5/02					
According t	to International Patent Classification (IPC) or to both na	ational classification and IPC				
	S SEARCHED :					
Minimum de Int .	ocumentation searched (classification system followed . C1 H03B5/00-5/18	by classification symbols)				
Jits Koka	tion searched other than minimum documentation to the suyo Shinan Koho 1922-1996 ai Jitsuyo Shinan Koho 1971-2001	Toroku Jitsuyo Shinan K Jitsuyo Shinan Toroku K	Coho 1994-2001 Coho 1996-2001			
Electronic d WPI/	lata base consulted during the international search (named)	ne of data base and, where practicable, sea	rch terms used)			
C. DOCUI	MENTS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where ap	1 0	Relevant to claim No.			
Y	JP, 50-125659, A (Alps Electric 02 October, 1975 (02.10.75), Fig. 1 (Family: none)	c Co., Ltd.),	1-22			
Y	JP, 9-148888, A (Alps Electric 06 June, 1997 (06.06.97), Fig. 1 & DE, 19647383, A & US, 5808 & KR, 97031278, A	1-22				
Y	JP, 61-32603, A (Fujitsu Limite 15 February, 1986 (15.02.86), Fig. 1 (Family: none)	1-22				
Y	JP, 4-249409, A (Matsushita Ele 04 September, 1992 (04.09.92), Full text; all drawings	1-22				
Y	JP, 11-127028, A (Alps Electric 11 May, 1999 (11.05.99), Full text; all drawings & EP, 911960, A	3,13-22				
<u> </u>	r documents are listed in the continuation of Box C.	See patent family annex.				
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier document but published on or after the international filing		"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be				
cited to special	ent which may throw doubts on priority claim(s) or which is establish the publication date of another citation or other reason (as specified) ent referring to an oral disclosure, use, exhibition or other	considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such				
means "P" docume than the	ent published prior to the international filing date but later e priority date claimed	combination being obvious to a person skilled in the art "&" document member of the same patent family				
06 A	actual completion of the international search april, 2001 (06.04.01)	Date of mailing of the international search report 17 April, 2001 (17.04.01)				
	ailing address of the ISA/ nese Patent Office	Authorized officer				
Facsimile No.		Telephone No.				

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP01/00116

	ntion). DOCUMENTS CONSIDERED TO BE RELEVANT	
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP, 8-316731, A (TDK Corporation), 29 November, 1996 (29.11.96), Fig. 1 (Family: none)	5
Y	JP, 11-168324, A (Murata MFG. Co., Ltd.), 22 June, 1999 (22.06.99), Fig. 1 & DE, 19855886, A & US, 6072373, A	7
Y	JP, 11-298242, A (Matsushita Electric Ind. Co., Ltd.), 29 October, 1999 (29.10.99), Fig. 1 (Family: none)	8-22
Y	JP, 11-312925, A (Kyocera Corporation), 09 November, 1999 (09.11.99), page 5, Column 7, lines 1 to 8 (Family: none)	9
Y	JP, 3-18106, A (Fujitsu Limited, Fujitsu VLSI Ltd.), 25 January, 1991 (25.01.91), Fig. 3 & US, 5130939, A	12
Y	JP, 61-113410, U (Alps Electric Co., Ltd.), 17 July, 1986 (17.07.86), page 11, lines 6 to 15; Fig. 1 (Family: none)	13,14,16
Y	JP, 4-329705, A (Murata MFG. Co., Ltd.), 18 November, 1992 (18.11.92), Full text; all drawings (Family: none)	17,18,20
Y	JP, 10-51236, A (Sumitomo Metal Industries, Ltd.), 20 February, 1998 (20.02.98), Fig. 2 (Family: none)	19

			·
	属する分野の分類(国際特許分類(IPC)) Cl'H03B5/12,H03B5/02		
D ####	ニュート		
	行った分野 最小限資料(国際特許分類(IPC))		
	C1' H03B5/00-5/18		
最小限資料以外	外の資料で調査を行った分野に含まれるもの		
	実用新案公報 1922-1996年		
日本国际	公開実用新案公報 1971-2001年 登録実用新案公報 1994-2001年		
日本国第	登録実用新案公報 1994-2001年 実用新案登録公報 1996-2001年		
国際調査で使りWPI。	用した電子データベース(データベースの名称、 / L	調査に使用した用語)	
こ 関連する			
引用文献の			関連する
カテゴリー*			請求の範囲の番号
Y	JP, 50-125659, A (T)		1-22
	2. 10月. 1975 (02. 10. 図1 (ファミリーなし)	75)	
Y	JP, 9-148888, A (アル)	プス電気株式会社)	1-22
_	6. 6月. 1997 (06. 06.		
	図1		
	& DE, 19647383, A		
	& US, 5808531, A		
	& KR, 97031278, A		
X C欄の続	きにも文献が列挙されている。	□ パテントファミリーに関する別	J紙を参照。
* 引用文献(の日の後に公表された文献	
「A」特に関i もの	連のある文献ではなく、一般的技術水準を示す	「T」国際出願日又は優先日後に公表 出願と矛盾するものではなく、	
, –	顔日前の出願または特許であるが、国際出願日	の理解のために引用するもの	光列 沙水连入化连曲
以後に	公表されたもの	「X」特に関連のある文献であって、	
	主張に疑義を提起する文献又は他の文献の発行 くは他の特別な理由を確立するために引用する	の新規性又は進歩性がないと考え 「Y」特に関連のある文献であって、	
文献 (3	理由を付す)	上の文献との、当業者にとって	自明である組合せに
	よる開示、使用、展示等に言及する文献 願日前で、かつ優先権の主張の基礎となる出願	よって進歩性がないと考えられ 「&」同一パテントファミリー文献	るもの
国際調査を完		国際調査報告の発送日	
国外間立て元	06.04.01	17.04	.O1
		特許庁審査官(権限のある職員) 小林 正明 日	5W 4241
	型付計パ(15A/ JP) 郵便番号100-8915	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	<i>की</i>
	都千代田区霞が関三丁目4番3号	電話番号 03-3581-1101	内線 3574

C(続き).	関連すると認められる文献	
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP, 61-32603, A (富士通株式会社) 15.2月.1986 (15.02.86) 第1図 (ファミリーなし)	1-22
Y	JP, 4-249409, A(松下電器産業株式会社) 4.9月.1992(04.09.92) 全文,全図	1-22
Y	JP, 11-127028, A (アルプス電気株式会社) 11.5月.1999 (11.05.99) 全文,全図 & EP, 911960, A	3, 13-22
Y	JP, 8-316731, A (ティーディーケイ株式会社) 29.11月.1996 (29.11.96) 図1 (ファミリーなし)	5
Y	JP, 11-168324, A (株式会社村田製作所) 22.6月.1999 (22.06.99) 図1 & DE, 19855886, A & US, 6072373, A	7
Y	JP, 11-298242, A(松下電器産業株式会社) 29.10月.1999(29.10.99) 図1 (ファミリーなし)	8-22
Y	JP, 11-312925, A (京セラ株式会社) 9.11月.1999 (09.11.99) 第5頁第7欄第1~8行 (ファミリーなし)	9
Y	JP, 3-18106, A (富士通株式会社, 富士通ヴイエルエスアイ株式会社) 25.1月.1991 (25.01.91) 第3図 & US, 5130939, A	12
Y	JP, 61-113410, U (アルプス電気株式会社) 17.7月.1986 (17.07.86) 第11頁第6~15行, 図1 (ファミリーなし)	13, 14, 16
Y	JP, 4-329705, A (株式会社村田製作所) 18.11月.1992 (18.11.92) 全文,全図 (ファミリーなし)	17, 18, 20

C(続き).							
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号					
Y	JP, 10-51236, A (住友金属工業株式会社) 20. 2月. 1998 (20. 02. 98) 図2 (ファミリーなし)	19					

				•
				1
				,
	•			